PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-012323

(43) Date of publication of application: 21.01.1994

(51)Int.Cl.

G06F 12/08

G06F 12/08

(21)Application number: 05-063469

(71)Applicant: HEWLETT PACKARD CO <HP>

(22)Date of filing:

26.02.1993

(72)Inventor: RAJENDRA KUMAR

EMERSON PAUL G

(30)Priority

Priority number : 92 842907

Priority date: 27.02.1992


Priority country: US

(54) CACHE MEMORY SYSTEM

(57)Abstract:

PURPOSE: To escape slashing, and to improve a cache hit ratio while making the best use of the original merits of a direct mapping type primary cache by providing a cache memory system in which an integrated secondary cache can be executed with the direct mapping type primary cache.

CONSTITUTION: A complete associative secondary cache 110 is preferably provided close to a direct mapping type primary cache 100. A bus interface logic 150 of the both caches is commonly used so that data can be transmitted to a microprocessor without being transmitted to the primary cache 100 even when the primary cache 100 is miss, and the secondary cache 110 is hit, and through-put can be improved. Also, slashing can be escaped, and a fault at the time of using the conventional set associative cache can be prevented.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FI

(11)特許出願公開番号

特開平6-12323

(43)公開日 平成6年(1994)1月21日

(51)Int.Cl.5 G06F 12/08 識別記号 厅内整理番号

F 7608-5B

3 1 0 7608-5B 技術表示箇所

審査請求 未請求 請求項の数3(全 11 頁)

(21)出願番号

特願平5-63469

(22)出願日

平成5年(1993)2月26日

(31)優先権主張番号 842,907

(32)優先日

1992年2月27日

(33)優先権主張国

米国(US)

(71)出願人 590000400

ヒューレット・パッカード・カンパニー アメリカ合衆国カリフォルニア州パロアル

ト ハノーバー・ストリート 3000

(72)発明者 ラジェンドラ・クマー

アメリカ合衆国カリフォルニア州サニーベ

イル、ロンドンデリイ・ドライブ 756

(72)発明者 ボール・ジー・エマーソン

アメリカ合衆国カリフォルニア州サンノ ゼ、アルマーデン・パレイ・ドライブ

1481


(74)代理人 弁理士 長谷川 次男

(54)【発明の名称】 キャッシュメモリシステム

(57)【要約】

【目的】直接マッピング型1次キャッシュと共に集積さ れた2次キャッシュを伴うキャッシュメモリシステムを 提供することで、直接マッピング型キャッシュ本来の長 所を生かしながら、スラッシングを回避し、キャッシュ ヒット率を改善する。

【構成】直接マッピング型1次キャッシュ100 に好まし くは完全連想型2次キャッシュ110を近接して設ける。 この構成によると両キャッシュのバスインターフェース ロジック150 が共通となるため、1次キャッシュがミス で2次キャッシュがヒットのときもデータを1次キャッ シュに送らずにマイクロプロセッサに送ることができス ループットの改善ができる。スラッシングも回避でき、 従来セット連想型キャッシュを使っていた際の欠点も防 ぐことができる。



【特許請求の範囲】

【請求項1】以下の(a)及び(b)を有するキャッシュメモリシステム:

- (a)1次キャッシュのヒット/ミスの比較手段と前記比較結果を出力する手段を有する直接マッピング型1次キャッシュ。
- (b) 前記1次キャッシュと共通の出力データビット線を有する2次キャッシュ。

【請求項2】請求項1記載のキャッシュメモリシステムの2次キャッシュにおいて、前記1次キャッシュのヒット 10 /ミスの比較と同時に前記2次キャッシュのヒットの比較をする手段、前記2次キャッシュの比較結果を出力する手段および読み出しにおいて前記1次キャッシュと同時に読み出す手段を有することを特徴とするキャッシュメモリシステム。

【請求項3】以下の(a)及び(b)を設けたキャッシュメモリシステム:

(a)1次キャッシュは1次記憶と、アドレス入力と前記1次記憶を比較する手段を有する直接マッピング型1次キャッシュ:前記比較手段の結果が一致であれば1次キャッシュヒット信号を発生し:また、前記比較手段の結果が不一致であれば1次キャッシュミス信号を発生する。(b)前記1次キャッシュに接続され、読み出しにおいて前記1次キャッシュと同時に読めるように構成された完全連想型2次キャッシュ:前記2次キャッシュは2次記憶と、アドレス入力と前記2次記憶を前記1次比較手段と同時に比較する:前記比較手段の結果が一致であれば2次キャッシュヒット信号を発生する。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、広義には電子キャッシュメモリ回路のアーキテクチャ及びその記憶内容の処理方法に関するものである。より詳しくは、本発明は、1次キャッシュ(primary cache)に近接させて2次キャッシュ(secondary cache)を設け、1次キャッシュからの読出しミスが起こると同時にこの2次キャッシュにアクセスするようにした超大規模集積(VLSI)回路用のキャッシュメモリアーキテクチャ及び命令キャッシュアーキテクチャに関する。

[0002]

【従来の技術】一般に、ランダムアクセスメモリ (RAM) 集積回路 (IC) は、高度なマイクロプロセッサより動作速度がはるかに遅い。マイクロプロセッサの設計者等は、RAMのアクセスタイムが遅いと、プロセッサのスループット及びプログラムの実行速度の増大に対して大きな障害になるという認識を持つに至った。例えば、最新の縮小命令セットコンピュータ (RISC)型マイクロプロセッサでは、理論上1秒間に200万命令を実行するよう20MHz以上のクロック速度が使用されることがある。しかしながら、典型的なRAMのサイクルタイム (応答時間) は150ナ 50 ノ秒である。従って、マイクロプロセッサがRAMから新しいデータ値または命令を取り出すことが必要な場合、マイクロプロセッサがRAMの応答を待つ間に多くのマイクロプロセッササイクルが浪費されることが起こり得る。

2

【0003】この問題を解決するため、マイクロコンピュータやマイクロプロセッサでは、キャッシュメモリを用いてメモリアクセスタイムを改善することが行われる。キャッシュメモリは、高速なキャッシュメモリが低速なRAMのアクティブ部分のコピーをそっくり記憶するという点において仮想メモリに類似している。通常、キャッシュメモリは、アクセスタイムが主メモリより4~20倍速くなるようマイクロプロセッサチップ上に配置される。

[0004]

40

【発明が解決しようとする課題およびそのための手段】 キャッシュメモリの動作は次のようになっている。マイクロプロセッサによってメモリ要求が出されると、その要求はキャッシュメモリに提示され、キャッシュが応答することができないと、その要求は主メモリに提示される。マイクロプロセッサが、キャッシュ中になく、キャッシュミス」が起こる。キャッシュミスに応答して主メモリからキャッシュに必要なデータをロードすることによって、キャッシュは更新される。次に、それらのデータはキャッシュからマイクロプロセッサへ供給される。所望のデータあるいはデータが入っていないキャッシュ中のラインは「犠牲」ラインと呼ばれる。

【0005】キャッシュミス時にキャッシュの状態を更新するために用いることのできる時間は非常に短い。そのため、キャッシュは、所要時間内にキャッシュミスを自動的に処理することができるハードウェアによって制御される。不都合なことに、従来技術の回路においては、キャッシュミスは、全て主メモリにアクセスすることによってキャッシュを更新することが必要であり、そのためにマイクロプロセッサのスループットが著しく低くなっていた。従って、本発明の1つの目的は、キャッシュミス後に行われる主メモリアクセス数を少くすることによってスループットを改善することにある。

【0006】従来、キャッシュは、大別して直接マッピング型、セット連想型及び完全連想型の3種類の構造のものがある。これらの3種類のキャッシュの詳細は、次の従来技術に関する参考文献に記載されている: De Blasi著"Computer Architecture", ISBN 0-201-41603-4 (Addison-Wesley、1990年), 273~291ページ; Stone著"High Performance Computer Architecture", ISBN 0-201-51377-3 (Addison-Wesley、第2版、1990年), 29~39ページ; Tabak著"Advanced Microprocessors), ISBN 0-07-062807-6 (McGraw-Hill、1991年), 244~248ページ。これらの文献は当業者には周知である。

【0007】これらの3種類のどのキャッシュにおいて も、入力アドレスは比較ロジックに供給される。通常 は、タグビットと呼ばれるアドレスの部分集合が入力ア ドレスから抽出され、各キャッシュエントリのタグビッ トと比較される。これらのタグビットが一致 (マッチ) すれば、対応するデータがキャッシュから抽出される。 直接マッピング型キャッシュの全体的構成及び処理の仕 組を図1に示す。この直接マッピング型キャッシュはキ ャッシュメモリ10を含み、キャッシュメモリ10は複数の タグ12及びデータ要素14を有するテーブルとして実現す 10 ることができる。これらのタグ及びデータはペアとして アクセスされる。入力アドレス20は、マイクロプロセッ サからアドレスデコード回路30へ供給され、ここで入力 アドレス20よりタグビットを分離する。タグビットは、 第1の入力42として比較器40に供給される。また、比較 器40は、入力アドレスの下位ビットにより指示されるキ ャッシュメモリ10の記憶場所からのタグビットを有する 第2の入力44も受け取る。このように、下位の入力アド レスビットは、キャッシュメモリ中のタグを一つだけ指 示する。比較器40においてこれらのタグビットが互いに 20 一致すると、比較器は、そのヒット出力60を活性化、つ まりアサート(assert)し、データ選択回路70にキャッシ ュメモリからデータ要素14を読み出させる。タグとデー タ要素はペアで配置されているから、データ選択回路は 一致したタグに対応するデータ要素を受け取る。このよ うに選択されたデータは、キャッシュメモリからマイク ロプロセッサへ出力80として供給され、さらに処理され る。

【0008】第1の入力42と入力アドレスの下位ビットによって指示されたキャッシュメモリ中の記憶場所のタグビットが一致しなかった場合は、比較器40はそのミス出力50をアサートする。すると、ミス処理(ブロック55によって表される)がトリガされるが、このミス処理は、大方の従来技術のデバイスの場合、主メモリへのアクセスを必要とする。

【0009】一般に、直接マッピング型キャッシュは、アクセスは最も速いが、所要時間のほとんどをタグビットの比較に費やす。完全連想型キャッシュは、タグビットの比較は速いが、電力消費が大きく、かつより複雑な回路を必要とする。

【0010】従来技術においては、キャッシュは「スラッシング」を起こし易かった。スラッシングは、マイクロブロセッサが所望のデータ項目を探索して、それを見付けることができず、キャッシュをそのデータ項目によって更新し、後でその更新したラインを異なる項目に置換するという動作を繰り返す場合に起こる。これにより、同じデータ項目に関してキャッシュミスを繰り返すサイクル動作が引き起こされる。

【0011】スラッシングを回避するには、通常大きなセット連想型キャッシュが用いられる。しかしながら、

この種のキャッシュにはいくつか欠点がある。まず、キ ヤッシュに対する読出しと書込みが、キャッシュタグの 比較が皆終わった後に実行される別のマシンサイクルで 行われ、キャッシュアクセスタイムが大きくなる。ま た、これによってマシンサイクルタイムが長くなるか、 または遅延サイクルが必要となることにより、マイクロ プロセッサ性能も低下する。第2には、例えばn-ウェイ のセット連想型キャッシュの場合、n倍多くのワードを 読み出した後で、タグ比較に基づき所与のワードの選択 を行わなければならないため、キャッシュ中の電力消費 が著しく大きくなる。第3に、キャッシュの動作は、複 数のセンスアンプが同時にトリガされる際に発生する回 路のスイッチングノイズの影響を非常に受け易い。この 傾向は、ワードサイズが32ビット以上の機械、及び複数 のキャッシュポートを介して複数のワードを同時に読み 出すことができるマルチポートキャッシュを有する機械 において特に顕著である。

【0012】従って、本発明の1つの目的は、セット連想型の構成を用いることなくスラッシングを回避することのできるキャッシュを提供することにある。

【0013】かつてある研究者によって、直接マッピン グ型の1次キャッシュのバックアップとして犠牲キャッ シュまたはミスキャッシュを使用するという考えが提案 された。スラッシングを回避し、ヒット率を改善するた めの2次キャッシュ(「犠牲/ミスキャッシュ」と呼ば れる)のアーキテクチャ上の定義は、コンピュータアー キテクチャに関する第17回年次国際シンポジウムの会報 所載のN. Jouppi著"Improving Direct-Mapped Cache Per formance by the Addition of a Small Fully-Associat ive Cache and Prefetch Buffers" (IEEE Computer Soci ety Press, 1990年5月)の364~373ページに記載されて いる。しかしながら、Jouppiは、VLSIにおける2次キャ ッシュの具体的使用については何ら教示しておらず、ま たビット線、センスアンプ及びバスインタフェース・ロ ジックを共用する形での1次キャッシュと2次キャッシュ の一体化についても何ら教示していない。

【0014】従来、キャッシュメモリは、データ用だけではなく命令キャッシュとしても用いられて来た。従来技術においては、命令キャッシュ、命令バッファ及びブ ランチターゲットバッファは、互いに別個のチップに作り込まれるか、または1つのチップ上の別個のモジュールとして実装されて来た。不都合なことに、これらの従来技術のやり方では、チップやモジュール同士を相互接続するのに多数のバス回路が必要である。そのために、より大きい面積(回路基板スペースまたはシリコンチップの面積)が必要であり、システムコストが増大する。さらに、より多くのゲートやバッファを通って信号を伝播させる必要があるため、キャッシュアクセスタイムが著しく増大する。

【0015】本発明によれば、直接マッピング型1次キ

50

ャッシュに2次キャッシュを統合して作り込んだ効率的 なキャッシュメモリシステムが得られる。2次キャッシ ュを用いると、直接マッピング型キャッシュ本来の効率 を保ちつつスラッシングを防止すると共に、ヒット率を 改善することができる。本発明によれば、2次キャッシ ュは好ましくはVLSIチップ上に作られる単一の構造中に 直接マッピング型キャッシュと共に集積される。2次キ ャッシュは、直接マッピング型キャッシュ中に埋込ま れ、直接マッピング型キャッシュと同じビット線、セン スアンプ及びバスドライバを使用する。また、入力アド 10 レスタグは、1次キャッシュ及び2次キャッシュ中のタグ ビットと同時に比較される。比較結果が1次キャッシュ ではミス、2次キャッシュではヒットになると、次のマ シンサイクルにおいて2次キャッシュのデータがマイク ロプロセッサに供給されるので、主メモリアクセスの必 要がない。このように、本発明は、まずデータを直接マ ッピング型キャッシュヘロードするための余分のマシン サイクルを使用することなしに、2次キャッシュからデ ータを直接読み出すことが可能である。好ましくは、本 発明は単一のVLSIチップの形で実施される。一実施例に 20 おいては、2次キャッシュは、1次キャッシュに対する照 会において見つからなかったデータが主メモリからロー ドされるミスキャッシュを有する。

【0016】他の実施例においては、2次キャッシュは1次キャッシュの犠牲ラインがロードされる犠牲キャッシュを有する。1次キャッシュの犠牲ラインは、キャッシュミスのデータが主メモリから1次キャッシュにロードされたときに置き換えられるラインである。

【0017】本発明の他の実施例においては、ブランチ 先の命令をロードするのに主メモリにアクセスする必要 30 がなく、分岐命令の効率的な処理が可能な2レベル先取 り機構を用いた命令キャッシュが得られる。

[0018]

【実施例】以下の実施例の詳細な説明においては、説明を明確にするため特定の用語を使用する。しかしながら、本発明は、それらの選択された特定の用語に限定されるものではなく、実質的に同様に作用して実質的に同様の結果を達成する全ての技術的均等物を包含するものである。

【0019】データキャッシュとして構成した本発明の 40 一実施例のブロック図を図2に示す。この図は、シリコンウェーハまたは半導体チップ上における本発明の構成要素配置について可能な「平面図」の一例を示す。1次キャッシュデータメモリ(1次データキャッシュ、1次キャッシュ)100はシステムの中心部をなしている。好ましくは、1次データキャッシュ100は、2次元に配列された通常のスタティックRAM(SRAM)セルを有する。配列の一方の軸方向には、各々バスインタフェースロジック150に結合された複数のデータビット線112を有し、これらのデータビット線はマイクロプロセッサのデータバス1650

0に結合されている。当技術分野においては周知のように、インタフェースロジック150は、1次キャッシュ100の内容を検出するためのセンスアンプ、1次キャッシュ100のセルに書込み信号を送るための書込みロジック、及びメモリからデータバス160へ供給される出力データを緩衝記憶(バッファー)すると共に増幅するバスドライバ及びデータバッファを有する。これらのインタフェースロジック150の構成要素は当技術分野においては周知である。

6

【0020】この1次キャッシュは、直接マッピング型 キャッシュとして形成されており、アドレス116をアド レスデコードロジック140に供給することによりアクセ スされる。前に図1を参照して説明したように、アドレ スデコードロジックは、1次キャッシュ100に下位アドレ スピットを供給し、かつインタフェースロジック150の 比較器にタグアドレスビット(タグビット)を供給す る。さらに、図2の実施例においては、1次キャッシュ10 0の上またはこれに近接して作り込まれた2次キャッシュ 110が設けられている。2次キャッシュは、記憶ライン数 が約4~8ラインの小さな完全連想型バッファとして構成 することが望ましい。もちろん、2次キャッシュ中のラ イン数は用途に応じて変えることができる。また、2次 キャッシュのメモリセルは、1次キャッシュのセルと同 じ構造にすることが好ましい。2次キャッシュのメモリ セルには、矢印122により表される複数のマッチ線によ って完全連想型比較器120、すなわち比較ロジックが接 続されている。比較ロジックは、最初の処理サイクルに おいて、通常の連想メモリ(CAM)セルを用いて入力仮想 アドレスまたは物理アドレス124を各CAMセルに記憶され たアドレスと比較する。両者が一致すれば、対応するエ ントリのマッチ線がアサートされる。次に、直接マッピ ング型の1次キャッシュ100からキャッシュミスが報告さ れると、システムは、次のマシンサイクルにおいて2次 キャッシュに結合されたミス入力118をアサートする。 すると、2次キャッシュのマッチ線が2次キャッシュのワ ード線(図示省略)をドライブする結果、2次キャッシ ュからデータが出力される。2次キャッシュからの出力 データはビット線112上に出されることによって、直接 マッピング型キャッシュでヒットした場合に使用される のと同じバスインタフェースロジック150を用いてデー タバス160〜転送される。

【0021】図3は、図2の回路の構成要素間の論理的接続関係を示す。図3において、2次キャッシュ110及び1次キャッシュすなわち直接マッピング型キャッシュ100は1つのアドレス入力124に結合されている。アドレスデコーダ(図示省略)によってデコードされた後のアドレスは、3つの論理要素、すなわちタグビット302、ライン番号304及び変位値306を有する。直接マッピング型キャッシュ100にはタグリスト330及び複数のデータライン332が設けられている。アドレス入力のタグビットは線302A

20

を介して比較器336へ供給される。ライン番号は線304Aを介してタグリストに結合される。当技術分野においては周知のように、この構造の直接マッピング型キャッシュでは、ライン番号を与えてタグリストの中から分離したタグ(分離タグ)334を選択できる。この分離タグは比較器に供給され、分離タグとタグビットが一致すると、比較器はセレクタ338をトリガーして、データライン332の中の1つからデータ項目340を取り出す。データ項目は、変位値306を選択されたラインの始めからのオフセットとして用いることにより選択することができる。次に、データ項目は、データ出力線342を介してマイクロプロセッサの貨術論理演算装置(ALU)またはマイクロプロセッサの他の部分に転送される。

【0022】比較によって…致が得られないと、比較器は線345上にミス信号を発生させる。この信号は、インバータ344に入力して、ハイのミス信号線346をドライブすることができる。また、このミス信号はミスイネーブル回路356をドライブして、マイクロプロセッサに2次キャッシュからデータを読出させる。ミスイネーブル回路は通常の手段によって2次キャッシュに結合されている。

【0023】2次キャッシュ110へのアクセスは、タグビットを小さなラインの集合の全てのタグと同時に比較するために完全連想型論理を使用する。図3の実施例においては、n組のタグ(タグ1,タグ2、...、タグn)及びライン(ライン1、ライン2、...、ラインn)が示されているが、これらのタグとラインの組数は任意である。このように、2次キャッシュ110は、直接マッピング型キャッシュ100で用いられている2次元配列ではなく、複数のタグ、ライン及び相互接続回路として形成されている。当30技術分野においては周知のように、タグとラインの組数を増やすと、処理時間が短くなると共に電力消費が増大する。また、参照番号は、1つのタグ308と1本のライン310にしか示されていないが、他の組についてもこれらと同じ部品が各々タグ及びラインを形成している。

【0024】2次キャッシュをアドレス指定するために、タグビットは線302Bを介して比較器316へ結合され、同様に他の全てのタグとラインの組に対応する各比較器にも結合されている。当技術分野においては周知のように、完全連想型システムでは、全ての比較器がタグ 40ビットを各々の比較器に対応するタグと同時に比較する。すなわち、比較器316は、他の比較器が比較を行なうのと同時に、タグ308をタグビットと比較する。ヒットが起こると(かつミスイネーブル回路356が直接マッピング型キャッシュによるミス後に2次キャッシュをイネーブルしていれば)、比較器はライン310からデータ要素314を抽出するセレクタ318をトリガーする。この場合、いくつかの比較器が同時に比較を実行しているから、図3のいずれかの比較器がヒットを報告し、出力データ要素を供給することができる。データ要素は、変位 50

値をラインの始めからのオフセット312として用いることにより選択することができる。データ要素は、セレクタによりデータ出力線320へ供給され、マイクロプロセッサによって利用される。

【0025】ミスが発生すると、比較器は、他のミス線と共に3入力NORゲート322に結合されたミス線348をアサートする。全てのミス線がアサートされると、NORゲート322はミス出力線324をアサートし、マイクロプロセッサに2次キャッシュでタグの一致がなかったということを知らせる。

【0026】直接マッピング型キャッシュからのミス信号及び2次キャッシュからのミス信号は1次ミス出力線354及び2次ミス出力線350を介してANDゲート352に結合される。このように、両方のミス出力線350、354が共にアサートされると、ANDゲートは、大域ミス出力をアサートして、直接マッピング型キャッシュ及び2次キャッシュの両方でミスが発生したので、主メモリにアクセスすることが必要であるということをCPUに指示する。

【0027】動作について説明すれば、このアーキテクチャによれば、以下のステップによってデータまたは命令を最大2マシンサイクルで直接マッピング型キャッシュまたは2次キャッシュのどちらかから取り出すことが可能である。所与のタグ記憶場所を照会するには、最初のマシンサイクルにおいて直接マッピング型キャッシュにヒットがあるかどうかが確認される。物理タグを有するキャッシュの場合は、タグラインバッファもこのステップでアクセスされる。ヒットが起こると、データは、上記と同じ最初のマシンサイクルにおいて直接マッピング型キャッシュメモリから読み出される。

【0028】ミスが発生した場合は、2次キャッシュで ヒットしていれば次のマシンサイクルにおいて2次キャ ッシュが読取られる。本発明によれば、2次キャッシュ のキャッシュタグを比較するための連想比較動作が、最 初のマシンサイクルにおいて直接マッピング型キャッシ ュにアクセスするために用いられる直接マッピング型比 較と同時に行われる。比較器316は比較器336と同時にア クティブ状態を取る。このように、直接マッピング型キ ャッシュと2次キャッシュが最初のマシンサイクルで同 時にチェックされ、直接マッピング型キャッシュでヒッ トが起こると、その同じ最初のマシンサイクルでデータ が読み出される。最初のマシンサイクル中に直接マッピ ング型キャッシュでミスが起こり、2次キャッシュでヒ ットが起こると、次のサイクルにおいて2次キャッシュ からデータが読み出される。2次キャッシュの読出し動 作は、直接マッピング型キャッシュと同じビット線、セ ンスアンプ及びデータバスを使用する。

【0029】2次キャッシュは犠牲キャッシュまたはミスキャッシュを有することができる。犠牲キャッシュと ミスキャッシュの違いは、キャッシュの更新の仕方にあ

【0030】犠牲キャッシュを用いる場合は、直接マッ ピング型キャッシュのミスによって置換されるべき直接 マッピング型キャッシュ中の犠牲ラインが犠牲キャッシ ュにコピーされ、このラインは直接マッピング型キャッ シュ中では主メモリからの新しいラインにより置換され

【0031】ミスキャッシュにおいては、あるミスに対 して主メモリから取り出されたラインがミスキャッシュ と直接マッピング型キャッシュに同時に記憶される。 【0032】2次キャッシュで所与のラインがヒットす ると、そのラインは2次キャッシュから直接読み出す か、または直接マッピング型キャッシュにロードした後 読み出すことができる。最初の場合は、2次キャッシュ 中でヒットした各キャッシュアクセスについてデータを 読み出すのに2マシンサイクルが必要である。しかしな がら、従来技術のシステムと異り、2次キャッシュから 直接マッピング型キャッシュヘキャッシュラインを転送 するための余分のマシンサイクルを必要とすることはな

【0033】後の場合においては、例えばカウンタのよ うな寿命追跡または使用追跡機構を用いて2次キャッシ ュ中のあるラインのアクセス数を監視することができ る。そして、この数があるプリセット値を超えたなら ば、そのラインを将来の直接マッピング型キャッシュの アクセスに備えて、直接マッピング型キャッシュにロー ドすればよい。この場合、直接マッピング型キャッシュ へ転送されたラインは1サイクルだけでアクセスされる が、このラインを転送するのに2サイクルのオーバーへ ッドが必要である。そのうちの1サイクルは2次キャッシ 30 ュからこのラインを読み出すためのサイクルであり、も う1サイクルは逆にそのラインを直接マッピング型キャ ッシュ書込むためのサイクルである。しかしながら、こ のラインが2次キャッシュから読み出されたならば、ラ インが使用可能になると同時にCPUへ送ることができ る。

【0034】本発明は、命令キャッシュにもデータキャ ッシュもに使用可能であり、また命令及びデータを共に 保持する統合型キャッシュにも使用することができる。 また、本発明はミスキャッシュとしても犠牲キャッシュ 40 としても用いることができる。これらのキャッシュの唯 一の相違点はキャッシュ中でラインを置換する仕方にあ る。さらに、本発明はマルチポートキャッシュにも使用 することができる。

【0035】図4及び5には命令キャッシュ(「I-キャッ シュ」)の実施例が示されている。この実施例は、1つ のVLSI集積回路チップ上に命令バッファ(IB)、ブランチ ターゲットバッファ(BTB)及び犠牲キャッシュ(VC)を--体に作り込んだ効率的なI-キャッシュである。このハー ドウェアは、命令がIBまたはBTBからマイクロプロセッ 50 間として用いられる。これらのIB及びBTBは、いずれも

サへ出されている間にIBまたはBTBにI-キャッシュから 命令を書込むことができる先取り処理が可能である。

10

【0036】もう一つの熟慮された実施例においては、 図4及び5のI-キャッシュは、第2レベルのキャッシュを 有するシステムにおいて第1レベルのキャッシュとして 使用することができる。このような実施例においては、 図示ハードウェアは、命令がIBまたはBTBから出され続 けている間にレベル2からレベル1への先取りが可能であ る。BTBを使用すると、分岐命令の処理時の遅延を回避 10 することができる。これらを同じI-キャッシュ構造に一 体に作り込むと、IB/BTB分離構造の場合と比べて必要表 面積が少なくて済み、サイクルタイムが速くなる。この 構造は、埋込み型2次キャッシュとして実現することに より、面積の増加を最小限に抑えることができる。

【0037】図4は、本発明のI-キャッシュとしての実 施例の全体的アーキテクチャを示す。この実施例には、 別個の2つの命令バス、すなわち読出し命令バス294及び 書込み命令バス210(各々「読出しI-バス」及び「書込 みエーバス」とも呼ばれる)が設けられている。読出し機 能と書込み機能を分離すると、I-キャッシュがレベル2 のキャッシュまたは主メモリから書込みI-バスへ命令を 先取りするのと同時に、IBまたはBTBから読出しI-バス へ命令を出すことが可能になる。

【0038】書込みI-バスと読出しI-バスとの間に配置 された回路は、図2及び3のデータキャッシュの実施例と 構造的にほぼ同じである。入力アドレス224は、第1のア ドレスデコーダ240を介して1次命令キャッシュ(1次I-キャッシュ) 200に結合され、この1次命令キャッシュは タグラインとデータラインのペアからなる2次元配列と して構成することができる。2次I-キャッシュ230は、1 次I-キャッシュと結合されると共に、書込みI-バスを介 して比較ロジック220と結合されている。比較ロジック は複数のマッチ線225によって2次I-キャッシュ中の記憶 セルと接続されている。1次1-キャッシュと2次1-キャッ シュは、同じセンスアンプ250、ドライバ290及び分散マ ルチプレクサ (MUX) 292を共用することが望ましい。この ように、前述のデータキャッシュ処理と同様にして、こ れらの構成要素を共用すると、1次1-キャッシュと2次1-キャッシュの間のキャッシュ比較及び命令転送を1マシ ンサイクルで行うことが可能である。

【0039】センスアンプ250とバスドライバ290の間に は2つの命令バッファ270及び280が構成されている。ブ ランチターゲットバッファ(BTB)270は、以下に詳細に説 明するように、分岐後のターゲット命令のための記憶空 間を与える。従って、BTBは、分岐命令が実行された時 直ちに将来の命令を実行する準備ができているように、 マイクロプロセッサが現命令より論理的に先にある命令 を記憶できるようにする。命令バッファ(I-バッファま たはIB) 280は、他の将来の命令のためのメモ帳的な空

第2のアドレスデコーダ260を介してアドレス224に結合 される。これらの各構成要素内部構造は当技術分野にお

【0040】本発明のもう一つの実施例においては、比較ロジック及び2次I-キャッシュを使用しない。そのような実施例の動作では、IBが、一杯に書込まれるまでI-キャッシュから間断なく命令を先取りする。これによって、IB中の命令は、マイクロプロセッサが次の命令を求した時直ちに命令読出しバスへ転送する準備ができる。好ましくは、IB自体は少なくとも2つの命令を記憶し、また先入れ先出し(FIFO)待ち行列として形成される。IBは、待ち行列の先頭から命令を読出しバスへ命令を出す。

いては周知である。

【0041】IBはまだマイクロプロセッサに出されていない将来の命令をチェックする。そして、IBがまだこれから実行しなければならない分岐命令を見つけると、外部のキャッシュコントローラ(図示省略)が命令の先取りを、その分岐に従った命令にアクセスするように切り替える。その後、これらの命令はBTBにロードされる。

【0042】BTBもFIFO待ち行列の形で実現され、分岐後にターゲット命令を記憶する。分岐命令が実行され、実際に分岐が行われると、その後の命令はBTBから命令読出しバスへ出される。BTBが命令を出している間、BTBが分岐命令を見つけたならば、IBが命令を先取りすることができる。このように、IBとBTBは各分岐毎に互いに役割を切り換えることができる。

【0043】好ましくは、I-キャッシュからIB及びBTB ヘフェッチされるワードのサイズは、1命令長より長く する。これによって、いくつかの命令をI-キャッシュか らIBまたはBTBへ同時に先取りすることができる。

【0044】他の実施例においては、外部のキャッシュ コントローラに、第2レベルの外部I-キャッシュから1次 I-キャッシュへ命令を先取りさせるための手段が設けら れる。この第2レベルの外部I-キャッシュは、以下に述 べる2次I-キャッシュとは異なる。好ましくは、第2レベ ルの外部I-キャッシュは、1次I-キャッシュと同じ構造 で、適切なカスケードロジックを用いて1次1-キャッシ ュに結合する。また、好ましくは、1次I-キャッシュか らIBまたはBTBへの先取りの間に1次I-キャッシュミスが 発生した場合、キャッシュコントローラが第2レベルのI 40 -キャッシュから1次キャッシュへ命令を先取りすること ができるようにする。このように、図4の実施例は、第2 レベルのI-キャッシュから第1レベルのキャッシュへ先 取りを行わせることができる2レベルI-キャッシュ構造 になっている。この構造は、ミスを起こした命令が実際 に待ち行列の先頭に来るまでIBまたはBTBが命令を出す ことができるから、第2レベルのI-キャッシュアクセス 中に生じる遅延を隠すのを助ける。

【0045】キャッシュの下部に図示されている分散マ 転送す ルチプレクサは、複数命令幅IBまたはBTBから一度に1つ 50 いる。

ずつ命令を出す。その結果、キャッシュシステムから出 される命令は必ずマイクロプロセッサの命令長と一致す

12

る。

【0046】本発明の一実施例においては、2次キャッシュはI-キャッシュ構造中に埋込まれた犠牲キャッシュまたはミスキャッシュを有する。好ましくは、2次キャッシュは前に図2及び3により説明したように小さな完全連想型バッファを有する。2次キャッシュの比較ロジック220は、2次キャッシュメモリアレイの上に配置することができる。比較ロジックからのマッチ線225は、2次キャッシュメモリアレイのワード線をドライブするよう接続されている。2次キャッシュメモリアレイセル(図示省略)はI-キャッシュセルと同じであることが望ましい。I-キャッシュセルは、好ましくは4トランジスタまたは6トランジスタSRAMセルとする。

【0047】I-キャッシュの詳細を図5に示す。当業者にとっては明らかなように、図5は、完全なI-キャッシュシステムの並列な全く同じ構造に構成された複数のスライスの中の1枚を示したものである。例えば、図5に20は、上から下まで、各タイプのデバイスが1つずつしか例示されていない。しかしながら、シリコンチップに実装される完全なI-キャッシュは、図5に例示するスライスと同じスライスを複数並列に有している。

【0048】I-キャッシュスライスの左半部には、書込み命令バス、書込みドライバ、プリチャージロジック、連想比較ロジック、犠牲キャッシュセル、I-キャッシュセル、及びセンスアンプが形成されている。また、右半部には、命令バッファセル、ブランチターゲットバッファセル、読出しドライバ、分散マルチプレクサ、及び読30出し命令バスが形成されている。

【0049】書込みI-バス210、図5には矢印として示されており、この図に示すスライスから隣の同じスライスへ延びている。書込みI-バス210は、複数の書込みドライバ213を有する書込みドライバ部212に接続されている。書込みドライバ213の出力は、2本の並列ビット線、すなわちビット線214及び否定ビット線216よりなる。当業者であれば、ビット線214と否定ビット線216が互いに反対の論理レベルで動作するということは容易に理解できよう。これらのビット線は、プリチャージロジック部218を介して1次/2次キャッシュアレイに結合される。当技術分野においては周知のように、これらの部分は、書込みI-バス上の命令を1次I-キャッシュ及び/または2次I-キャッシュに記憶させる。

【0050】比較ロジック220には、2次キャッシュ230の典型的な2次キャッシュ記憶セル232が直接結合されている。この記憶セルは、2次キャッシュワード線234上にデータ出力を送り出す。図示のように、ワード線234は、バスと同様に、どの記憶セルからでも命令ワードを転送することができるよう、隣の記憶セルに接続されている。

【0051】上記と同じビット線及び否定ビット線には、複数の1次I-キャッシュセル206、208も接続されている。これらのI-キャッシュセル206、208はワード線202、204に各々出力を供給する。図5のI-キャッシュの左半部の最下部において、ビット線214、216は、書込みデータ線252に出力データを供給するセンスアンプ(SA)250と結合されている。これらの構成要素の内部構造は当技術分野においては周知である。

【0052】書込みデータ線252は、図5のI-キャッシュ構造の右半部の最上部にある命令バッファ280と結合されている。図には、各々当技術分野において周知の方法によりFIFO待ち行列の1つの素子として作り込まれた2つの典型的な命令バッファセル280A、280Bが示されている。セル280Aは、読出しワード線(読出しアドレス線)282及び書込みワード線(書込みアドレス線)284を介してアドレス指定され、セル280Bは読出しワード線286及び書込みワード線288を介してアドレス指定される。垂直方向に走る書込みデータ線272及び読出しデータ線274は、セル280A、280Bを相互に接続すると共に、ブランチターゲットバッファ270へ接続する。

【0053】図5には、2つの典型的なブランチターゲットセル270A、270Bが示されている。これらの各セル270 A、270Bは、当技術分野において周知の方法によりFIFO 待ち行列の1つの素子として作り込まれる。セル270A は、読出しワード線276及び書込みワード線278を介してアドレス指定される。セル270Bは、読出しワード線275 及び書込みワード線279を介してアドレス指定される。また、これらのセル270A、270Bは、データ線またはビット線272、274によって互いに結合されている。ビット線274の最上端は、当技術分野において周知の方法によりN 30 MOSトランジスタ296を介してプリチャージクロック298 に結合されている。この構造によれば、セルの読取りまたは書込みを行う前にビット線をプリチャージすることが可能である。

【0054】セル270A、270B、280A、280Bから読出された出力データは、読出し出力線291を介して読出しドライバ部290に供給される。これらの出力信号は読出しドライバ部で増幅された後、必ず命令が一度に1つずつ読出し命令バス294に供給されるようにする分散マルチプレクサ(MUX)292へ供給される。

【0055】本発明は、本願中に具体的に記載した以外 の多くの態様で実施することが可能である。従って、本 発明の範囲は特許請求の範囲の記載によってのみ決定さ れるものである。

[0056]

【発明の効果】本発明によれば、直接マッピング型1次

キャッシュに2次キャッシュを統合して作り込んだ効率 的なキャッシュメモリシステムが得られ、直接マッピン グ型キャッシュ本来の効率を保ちつつスラッシングを防 止すると共に、ヒット率を改善することができる。

14

【0057】また、本発明は、キャッシュミス時にも、まずデータを直接マッピング型!次キャッシュヘロードするための余分のマシンサイクルを使用することなしに、2次キャッシュからデータを直接読み出すことが可能であるので、スループットを改善することができる。

10 【0058】加えて、本発明をデータキャッシュとして使用した場合には、直接マッピング型キャッシュを埋込み式の犠牲/ミスキャッシュと共に用いることによりスラッシングが防止されること、サイクルタイムが改善されること、電力消費が小さいこと、面積効率がよいこと、及びセンスアンプのスイッチングノイズに対する感度が低くなることなどの長所がある。更に、本発明を命令キャッシュとして使用した場合には、上記全ての長所に加えて、2レベルバーキャッシュ先取り機構が得られること、及びバーキャッシュを命令バッファとブランチターグットバッファに結合するための先取り機構が得られることなどの長所がある。これらの長所によって、キャッシュアクセスのサイクルタイムが短縮され、ヒット率がより高くなり、またシリコンチップの面積を最小限にす

ることが可能となる。 【図面の簡単な説明】

【図1】従来技術として知られている直接マッピング型 キャッシュメモリのブロック図。

【図2】本発明の直接マッピング型1次キャッシュと完全連想型2次キャッシュメモリシステムのブロック図。

【図3】図2の1次及び2次キャッシュについてのより詳細な構造図。

【図4】 本発明のもう一つの実施例である命令キャッシュメモりシステムのブロック図。

【図5】図4の命令キャッシュにおける複数のスライスの一つについてのより詳細な構造図。

【符号の説明】

100:直接マッピング型1次キャッシュ

110:2次キャッシュ

116:アドレス

40 118:ミス入力

120:完全連想型比較器(比較ロジック)


122:マッチ線


124:アドレス入力

140:アドレスデコードロジック


150:バスインターフェースロジック

160:データバス





【図3】



224 225 220 225 230 230 -200 -270 -270 -270 -270 -272 -274

【図5】

